职位要求：
1、本科及以上学历，通信、电子工程、微电子等相关专业；
2、熟悉FPGA/ASIC设计流程，具有通信基带实现经验者尤佳；
3、熟悉Verilog语言, 熟练使用综合、时序分析等EDA工具；
4、优异的沟通与协调能力，良好的团队意识；
职位内容：
1、 负责通信基带IP设计、功能验证；
2、 参与通信基带IP在SoC中集成、FPGA验证、IC测试等；
3、 与相关部门沟通，解决在IC设计，实现，测试，量产阶段出现的问题。